کاربر عزیز خوش آمدید!
|

ترجمه مقاله A novel efficient double junction InGaP/GaAs solar cell using a thin carbon nano tube layer

ترجمه مقاله A novel efficient double junction InGaP/GaAs solar cell using a thin carbon nano tube layer
Abstract - Using the two dimensional device simulator Silvaco Atlas, the photovoltaic characteristics of a double junction InGaP/GaAs solar cell [J.P. Dutta, et al., Optik. Int. J. Light Electron Opt. (2016)], were numerically simulated. In this work, the performance of double junction InGaP/GaAs solar cell is modified by adding a thin Carbon Nano tubes film. It was predicted that by adding a 110 nm thin carbon nano tubes film on the surface of the cell, the efficiency would be modified and would increase from 40.879% to 41.95%. Finally, the performances of the cell before and after the addition of the CNT thin film were compared.

چکیده - با استفاده از شبیه ساز افزاره دو بعدی silvaco atlas، مشخصه های فتوولتاییک یک سلول خورشیدی دو پیوند InGaP/GaAs شبیه سازی عددی شده است. در این کار، عملکرد سلول خورشیدی InGaP/GaAs دو پیوند با اضافه کردن یک لایه نانو لوله کربنی نازک اصلاح شده است. پیش بینی شده که با اضافه کردن یک لایه نانو لوله کربنی نازک 110 نانومتری روی سطح سلول، بازده تغییر خواهد کرد و از 40.879% به 41.95% افزایش خواهد یافت. در نهایت، عملکرد سلول قبل و بعد از اضافه کردن لایه نازک CNT  مقایسه شد. 

تعداد صفحات: 10
فرمت: docx و pdf


فایل پاورپوینت ترانزیستورهای نانو لوله کربنی CNTFET

در سال 1965 آقای مور پیش بینی کرد که تعداد ترانزیستور های روی یک تراشه هر دو سال یکبار دو برابر می شود. اما این کاهش ابعاد ترانزیستور ها به زودی به پایان خواهد رسید. به عنوان مثال بخش هایی از ترانزیستورها تنها به اندازه چند اتم ضخامت دارند. بنابراین وقتی ابعاد این بخش ها به یک یا دو اتم برسند کاهش ابعاد ترانزیستورها متوقف خواهد شد. بنابراین ناچاریم به یک فناوری جدید به نام فناوری نانو رو بیاوریم. کوچک سازی ابعاد همچنین می تواند سبب کوچک تر شدن ابعاد مدارات، قیمت پایین تر، سرعت بالا تر و توان مصرفی پایین تر شود. پیش بینی ها توسط ITRS نشان می دهد که کوچک سازی CMOS ها در حدود سال 2018 با رسید به عرض کانال 20nm به پایان خواهد رسید.

بزرگترین مشکل برای کاهش ابعاد ترانزیستورها، مسائل اقتصادی مربوط به آنهاست. با وجودیکه این فرایند امکان ساخت مدارات و سیستم های قابل اطمینان را به ما می دهد، کاهش ابعاد، تولید ماسک های قابل اطمینان را بسیار گران می کند. به هر حال دو مشکل اساسی وجود دارند که نیاز به حل آنهاست. اول هزینه های سرسام آور و دوم محدودیت های اندازه فیزیکی. راه حل این مشکلات استفاده از فناوری نانو است. بطور مثال سیم ها، دیودها و ترانزیستور ها و... می توانند با این تکنولوژی کوچک سازی شوند. 

در این مجموعه فایل به بررسی ترانزیستور های نانو لوله کربنی CNTFET پرداخته شده و همچنین کلیه فایل های مربوط به پروژه فایل اصلی پاورپوینت، رفرنس ها و مقالات و بخضی از فایل های ترجمه شده، خلاصه گزارش و دو پایان نامه در این خصوص در این مجموعه قرار گرفته است.

فهرست مطالب:

مقدمه:
قانون مور
موانع کاهش ابعاد ترانزیستورهای سیلیکونی

نانو:
نانو لوله و انواع آن
قوس الکتریکی، CVD و تبخیر لیزری
ساختار
نمودار جریان نسبت به VGS و VDS

مقایسه:
مقایسه با دیگر افزاره ها با کانال حدود 10 نانومتر

شبیه سازی:
متدهای شبیه سازی
نرم افزار

نتیجه گیری:
ویژگی های و چالش های نانو لوله کربنی
نتیجه گیری


برای دانلود به ادامه مطلب مراجعه کنید.

تماس با ما
سفارش پروژه